

(11)Publication number:

03-234043

(51)Int CI

H01L 21/78

(21)Application number: 02-030061 (22)Date of filing:

09.02.1990

(71)Applicant : ROHM CO LTD

(72)Inventor: TANAKA YOSHINORI

(43)Date of publication of application: 18.10.1991

MATSUMOTO YOSHIJI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent a wafer from defective separation by forming a mask along a dicing line on the rear surface of the wafer before an electrode is formed on the rear surface of the wafer, and removing this mask after the electrode is formed and before a sheet is affixed. CONSTITUTION: Resists 4a and 4b are formed on the front surface 1a and the rear surface 1b of a silicon. wafer 1 respectively. The resist 4b is formed in a belt shape along a dicing line 1. And electrodes 5a and 5b are formed on the front surface 1a and the rear surface 1b of the silicon wafer respectively and the resists 4a and 4b are removed, and the silicon wafer 1 is made for halfdicing in the direction from the front surface 1a to the rear surface 1b by using a dicing saw 6, and diodes on the silicon wafer 1 are electrically separated. Then, an extensible wafer sheet 7 is affixed to the rear surface 1b of the silicon wafer.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of reiection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

⑩ 日本国特許庁(JP)

① 特許出願公開

②公開特許公報(A) 平3-234043

@Int. CI. 3 H 01 L 21/78 識別記号 庁内整理番号 @公開 平成3年(1991)10月18日

6940-5F

審査請求 未請求 請求項の数 1 (全5頁)

60発明の名称 半導体装置の製造方法

②特 顧 平2-30061

願 平2(1990)2月9日

京都府京都市右京区西院構崎町21番地 ローム株式会社内 @発 明 司 京都府京都市右京区西院溝崎町21番地 ローム株式会社内 ローム株式会社 京都府京都市右京区西院溝崎町21番地

弁理士 中村 茂信 四代 理 人

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) ウェハの表面及び裏面のそれぞれに電極を 形成し、このウェハを妻面より裏面に向けてハー フダィシングし、このウェハ真面にシートを贴着 したのち、このウェハをクラッキングし、前記 シートを引き伸ばしてウェハを個々のチップに分 難する半導体装置の製造方法において、

前記ウェハ車面に電槓を形成する前に、この裏 面にダイシングラインに沿ってマスクを形成し、 電極形成後シート贴着前にこのマスクを除去する ことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(イ) 産業上の利用分野

この発明は、ダイオード、トランジスタ、「C 等の半導体装置の製造方法に関し、詳しく言えば ウェハの分割不良防止に関する。

(ロ)従来の技術

従来の単導体装置の製造方法を、ダイオードの 場合を例に取り、第2図(a)~(e)を参照しながら説 明する。 飢 2 図(a)では、 N・ のシリコンウェハ 1 1に、熟鉱散等の手段により、N層12b、P・ 图 1 2 a を順に形成し、P − N接合を得た状態を 示している。13は、シリコン酸化膜である。 シリコンウェハ11の表面11a、裏面11b には、それぞれ電極15a、15bが形成される (第2図回参照)。 これら電極15a、15bは、 金属材料を真空蒸着、スパック、印刷あるいはめ っきにより成膜したものである。電極15a、1 5bの形成されたシリコンウェハ11は、ダイシ ングラインに沿って、表面11aより裏面11b に向けてハーフダイシングされる (第2図に参 服)。 ハーフダイシングとは、シリコンウェハ1 1の裏面 1 1 b 例を切断しないで少し残すことで あり、ダイシング消16aにより、ウェハの形態 を保ったままで、各ダイオードが電気的に分離さ れる。従って、この状態で各ダイオードの特性を 順次チェックして行く。なお、ハーフダイシング

特開平3-234043(2)

は、上述のように、シリコンウェハ裏面側の電低 が比較的薄く形成されている場合に適用されるダ イシング方法である。

るらに、シリコンウェハ薫園 1 1 bには延伸性を有するウェハンート 1 7 が結婚される (第2回回 値参照)。ウェハンート 1 7 を結婚した状態で、シリコンウェハ 1 1 を名チップ 1 8 に分割する。そして、シリカ・ト 1 7 を引き伸ばすた、各チップ 1 8 が一つ一つ分削する (第2回(参照)。こうして分削されたチップ 1 8 を、コレット時で吸着し、リード上にダイギンディングする。

(ハ)発明が解決しようとする課題

上記後来の半退体整型の製造方法では、シリコ ソウェハ1 1をララッキングして、ウェハシート 17を引き伸ばす際、で獲615 bを自協する金国 のじん性により、チップ18同志が完全に分離 ず、第2回ロに示すようにつながった世態となる ことがある。このようにチップ18がつながって いると、ダイボンディングの前に手で切り起す必 要があり、製品不良にもつながる。

この発明は、上記に鑑みなされたもので、ウェ ハの分割不良を防止できる、半導体装置の製造方 法の提供を目的としている。

(二)課題を解決するための手段

上記録題を対映するため、この表明の半導体装 辺の製造力法は、ウェハの表明及び高層のそれ形 向けてハーフダイシングし、このウェハを表面より シートを貼着したのち、このウェハを登回まし サールを記者したのち、このウェハを登り サールが記シートを引き伸ばしてウェハを超する サープに分割する方法において、前記ウェルグラインに指ってマスクを形成し、電極形成後シート 貼着前にこのマスクを除去することを特性とする のである。

(水)作用

この発明の半導体装置の製造方法では、マスク があった所には電極が形成されない。 従って、 ウェハ郡面では、ダイシングラインに沿って電極

が形成されていないことにより、クラッキングの 際に、電径金属のじん性により生じる分割不良を 防止することが可能となる。

(へ) 実施例

この発明の一実施例を第1回に基づいて以下に 説明する。

環1回向は、シリコンウェハ1の新高部を示している。このシリコンウェハ1は、別間2 b、P・厚 2 a が始拡散層等の手段により形成され、PーN接合が構成される。3 は、シリコン酸化 段(510。)であり、P・層2 a 表面を除いてシリコンウェル表面1 a を被覆する。

 コートし、ホトマスクを用いて露光した後、現像 して不要部分を除去するホトリソグラフィーを適 用して形成する。

シリコンウェハ表面 1 a、 裏面 1 b には、 真空 蒸落、スパックリング、 印刷等の手段を適用して、 それぞれ電振 5 a、 5 b が形成される (第1図に) か即)

そして、レジスト4 a、4 bをそれぞれ刺劇する(第1 図(の) 原)。シリコンウェハ風面 1 b で は、ダイシングライン名に均って、帯状に覚極の 形成されていない部分が現れる(第1 図(の)を照う。 なお、レジスト5 a、5 b には、その上に覚極が 形成されにくい材質が好ましい。これはレジスト 利期時に電価部分が一緒に剥がれるのを防止する ためである。

シリコンウェハ 1 は、表面 1 a より裏面 1 b に 向けて、ダイシングソウ 6 を用いてハーフゲイシ ングする。このハーフダイシングは、ゲインフ インをに治って行われ、シリコンウェハ 1 の面 面 1 b 側の部分 1 c は切断せずに残しておく・ダ

特開平3-234043 (3)

イシングソウ6によるダイシング滑6aによりシリコンウェハ1上のダイオードがそれぞれ電気的 に分類される。この状態で、各ダイオードにプローブをあてて、その特性を検査し、不良のあるダ イオードにはマークを付しておく。

次に、シリコンウェハ面図1 b に、延伸性を有 するウェハシート7が貼着される〔第1図(回参 図)。このウェハシート7は、第1図(内には示し ていないが、シリコンウェハ1の外形よりも大き くされている。

この状態でシリコンウェハ1をクラッキングして、個々のチップ8に分割する。すなわち、シリコンウェハ1のダイシングせずに残した部分1に
にクラックを入れる。そして、ウェハシート1を 引き伸ばせば、シリコンウェハ1がチップ8に分 刺する(第180分割)。

電低5 b は、ダイシングライン&に沿う部分に は形成されていないから、電極5 b にクラックを 入れて分割する必要がなくなり、チップ8 がつな がったままになる分割不良は生じない。従って、

図、第2回向、第2回向、第2回向、第2回向、第2回向及 び第2回向は、それぞれ従来のダイオードの製造 工程を順に説明する図、第2回(内は、この従来の ダイオードの製造工程の問題点を説明する図であ

1:シリコンウェハ、4 a・4 b:レジスト、 5 a・5 b:電極、 7:ウェハシート、

特許出頭人 ローム株式会社 代理人 弁理士 中 村 茂 信 チップ 8 を手で分割する手間が省け、製品不良も 生じにくくなる。

分離されたチップ8は、不良のものを除いて、 コレット等に吸着され、図示しないリード等の上 にダイボンディングされる。

なお、上記実施例では、ダイオードについて説明しているが、この是明はトランジスタ、「C 味 ウェハをチップに分割する工程を要する、すべて 中事体数型の製造に適用可能である。 (ト) 発明の効果

以上説明したように、この発明の単端体盤質の 製造力法は、シェハ臨面に電程を形成する前に、 この国面にダイシングラインに沿ってマスクを形 成し、電極形成後シート貼着前にこのマスクを除 生することを特徴とするものであるから、ウェハ の分割不良を有効に防止することができる。


4. 図面の簡単な説明

第1図(a)、第1図(b)、第1図(c)、第1図(d)、第 1図(c)及び第1図(f)は、それぞれこの発明の一実 締例に係るダイオードの製造工程を順に説明する


第 2 図 (a)



15a 13 15a 13 15a



特開平3-234043(4)



特開平3-234043 (5)

